logo

PCB设计中常见的问题解答

   文章来源:Internet  发布时间:2009-09-15  访问量:2593

  1、两个常被参考的特性阻抗公式:
  a.微带线(microstrip)
  Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中,W为线宽,T为走线的铜皮厚度,H为走线到参考平面的距离,Er是PCB板材质的介电常数(dielectric constant)。此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。
  b.带状线(stripline)
  Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中,H为两参考平面的距离,并且走线位于两参考平面的中间。此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
  2、差分信号线中间可否加地线?
  差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处,如flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线,便会破坏耦合效应。
  3、刚柔板设计是否需要专用设计软件与规范?国内何处可以承接该类电路板加工?
  可以用一般设计PCB的软件来设计柔性电路板(Flexible Printed Circuit)。一样用Gerber格式给FPC厂商生产。由于制造的工艺和一般PCB不同,各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。除此之外,可在柔性电路板的转折处铺些铜皮加以补强。至于生产的厂商可上网“FPC”当关键词查询应该可以找到。
  4、适当选择PCB与外壳接地的点的原则是什么?
  选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。例如,通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接,以尽量缩小整个电流回路面积,也就减少电磁辐射。
  5、电路板DEBUG应从那几个方面着手?
  就数字电路而言,首先先依序确定三件事情:
  1. 确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。
  2. 确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。
  3. 确认reset信号是否达到规范要求。
  这些都正常的话,芯片应该要发出第一个周期(cycle)的信号。接下来依照系统运作原理与bus protocol来debug。
  6、在电路板尺寸固定的情况下,如果设计中需要容纳更多的功能,就往往需要提高PCB的走线密度,但是这样有可能导致走线的相互干扰增强,同时走线过细也使阻抗无法降低,请专家介绍在高速(>100MHz)高密度PCB设计中的技巧?
  在设计高速高密度PCB时,串扰(crosstalk interference)确实是要特别注意的,因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方:
  1.控制走线特性阻抗的连续与匹配。
  2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。
  3.选择适当的端接方式。
  4.避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一起,因为这种串扰比同层相邻走线的情形还大。
  5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。
  在实际执行时确实很难达到完全平行与等长,不过还是要尽量做到。除此以外,可以预留差分端接和共模端接,以缓和对时序与信号完整性的影响。

品牌价值、美誉度稳居行业第一
公司规模、技术实力稳居行业第一
行业顶尖工程师稳居行业第一
项目交接率、交接数量稳居行业第一

个人与10万元以下项目客户
中小型企业客户
政府/医疗/军事机构/科研机构
大中型企业/集团公司/上市公司
VIP客户/欧美客户/定制型客户